基于FPGA自适应高速RS编译码器的IP核设计

被引：8

作者：

李云鹏

王新梅

谢显中

机构：

[1] 西安电子科技大学ISDN国家重点实验室

[2] 重庆邮电学院移动通信工程研究中心陕西西安

[3] 陕西西安

[4] 重庆

来源：

关键词：

Euclid算法; 有限域乘法; IP核; 流水线结构; VHDL语言;

D O I：

暂无

中图分类号：

TN764 [解码器];

学科分类号：

080902 ;

摘要：

针对 IP核设计方法讨论了一种可动态配置编码方案的高吞吐率 RS编译码器。该编译码器采用Euclid算法实现译码 ,编译码过程采用流水线结构提高速率。整个设计使用 VHDL语言描述 ,并在 Xilinx公司的 Virtex系列上实现验证

引用

页码：25 / 28+43 +43

页数：5