一种新型的级联并行过采样∑Δ调制器结构

被引：6

作者：

王雪生

秦巍

凌燮亭

郑增钰

机构：

[1] 复旦大学专用集成电路与系统国家重点实验室!上海

来源：

电子学报 | 2000年 / 02期

关键词：

∑Δ调制器; 级联; 时域交织技术;

D O I：

暂无

中图分类号：

TN761.92 [混合调制];

学科分类号：

摘要：

本文提出了一种基于时域交织技术的级联∑Δ调制器新结构 ,保留了原有时域交织结构的速度优势 ,克服了它的缺点 ,且电路简单 ,具有实用价值 .对 1- 1级联、4路并行的情况进行模拟的结果表明 :新结构比普通 2阶∑Δ调制器 ,相同时钟速率下转换精度提高 3bit,同样精度要求下转换带宽扩大一倍 ,对各路增益失配等电路非理想因素不敏感 .

引用

页码：68 / 71

页数：4

共 7 条

[1] Multirate systems and filter banks. P.P.Vaidyanathan. . 1993
[2] The design of cascade ADCs. Mike Rebeschini. . 1997
[3] OversamplingDelta SigmaDataConverters. J.Candy,G .Temes. IEEEPress . 1991
[4] Lim, and David A.Johns. Time-interleaved Oversampling A/D Converts: Theory and Practice. Ramin Khoini-Poorfard, Lysander B. IEEE Transactions on Circuits and Systems . 1997
[5] Oversampling parallel delta-sigma modulation A/D conversion. I. Galton and H. T. Jensen. IEEE Transactions on Circuits and Systems . 1996
[6] SIMULINKDynamicSystemSimulation. TheMathworks ,Inc. Matlab5 1Help .
[7] The design of sigma-delta modulation analog-to-digital converters. B. Boser and B. A. Wooley. IEEE Journal of Solid State Circuits . 1988

← 1 →