基于FPGA先进加密算法(AES)的并行实现

被引：5

作者：

佟玉伟

陆浪如

李明

柯善学

机构：

[1] 解放军信息工程大学

来源：

交通与计算机 | 2002年 / 06期

关键词：

密钥扩展; 流水线; 可编程逻辑阵列;

D O I：

暂无

中图分类号：

TP309 [安全保密];

学科分类号：

081201 ; 0839 ; 1402 ;

摘要：

讨论了AES算法的并行特性 ,提出在明文分组和密钥分组都是 12 8位的情况下 ,采用内部流水结构和并行密钥处理策略 ,在现场可编程门阵列上的一种并行的快速ASIC实现方案 ,并对整个系统的关键性能指标进行了讨论

引用

收藏

页码：20 / 22

页数：3

相关论文

共 2 条

[1] AES算法及其实现技术 [J].

张超 ;

陆浪如 ;

楚泽甫 ;

聂乃明 .

交通与计算机, 2001, (02) :28-31

[2]

XILINX数字系统现场集成技术[M]. 东南大学出版社 , 朱明程主编, 2001