未找到相关数据
高性能微处理器中采用多种预取技术的指令Cache设计
被引：6
作者：
周宏伟
张民选
机构：
[1] 国防科技大学计算机学院
[2] 国防科技大学计算机学院 湖南长沙
[3] 湖南长沙
来源：
关键词：
预取;
显性指令并行计算;
指令Cache设计;
D O I：
暂无
中图分类号：
TP332 [运算器和控制器（CPU）];
学科分类号：
080201 [机械制造及其自动化];
摘要：
本文分析了传统的指令预取技术,并结合显性指令并行计算(EPIC)体系结构,研究了基于编译器与处理器通信的新的指令预取技术,提出了一种支持多种预取技术的L1指令Cache设计方案。
引用
收藏
页码：103 / 105
页数：3
相关论文