学术探索
学术期刊
新闻热点
数据分析
智能评审
立即登录
嵌入式计算机的BIT设计与实现
被引:5
作者
:
刘少雄
论文数:
0
引用数:
0
h-index:
0
机构:
华东计算技术研究所
刘少雄
喻卫东
论文数:
0
引用数:
0
h-index:
0
机构:
华东计算技术研究所
喻卫东
机构
:
[1]
华东计算技术研究所
来源
:
计算机工程
|
2008年
/ 34(S1)卷
/ S1期
关键词
:
可测试性设计;
机内测试;
测试用例;
D O I
:
暂无
中图分类号
:
TP368.1 [微处理机];
学科分类号
:
摘要
:
依据嵌入式计算机组成特点,在可测试性设计中采用层次式测试硬件结构,通过分布式测试控制管理,实现从器件级、模块级到子系统级、系统级的逐级测试。在BIT测试中,以CPU测试为例解析了测试用例数据、用例过程、执行控制和判决的组织与实现。
引用
收藏
页码:115 / 116+119 +119
页数:3
相关论文
共 1 条
[1]
PowerPC User Instruction Set Architecture. IBM. . 2005
←
1
→
共 1 条
[1]
PowerPC User Instruction Set Architecture. IBM. . 2005
←
1
→