共 1 条
[1]
A DC-Balanced,Partitioned-B lock,8B/10B Transm ission Code. A X W IDMER,P A FRANASZEK. IBM Journal of Research and Development . 1983
8B/10B编码器的设计及实现
被引：23
作者：
李宥谋
机构：
[1] 西安邮电学院专用集成电路设计中心
来源：
关键词：
串行数据传输;
8B/10B编码;
极性偏差(RD);
Verilog语言;
D O I：
暂无
中图分类号：
TN762 [编码器];
学科分类号：
080902 ;
摘要：
本文介绍了8B/10B编码技术,提出了一种简单、实用的8B/10B编码器的实现方法,并且采用Verilog语言设计了一种通用的软核。通过在FPGA器件上进行测试,电路稳定、可靠,可直接嵌入到需要8B/10B编码功能的收发器电路中。
引用
收藏
页码：26 / 32
页数：7
相关论文