一种双正弦幅值积分器解耦锁相环的设计

针对在电网三相电压不平衡时传统锁相环不能准确检测基波正序相位的问题,设计了一种双正弦幅值积分器解耦锁相环(decoupled double sinusoidal amplitude integrator phase-locked loop,DDSAI-PLL)。该锁相环利用正弦幅值积分器的频率选择特性,在αβ坐标系下采用正负序解耦结构实现了正序分量的完全提取。同时引入一阶负反馈系统作为频率自适应环节,使锁相环在电网频率发生偏移时仍然可以对基波正序频率进行准确估计。建立了DDSAI-PLL的数学模型,并对其关键参数进行了设计。最后使用DSP实现该锁相环,并在电压畸变条件下与传统的同步参考坐标系锁相环(SRF-PLL)进行了对比实验,结果证明了所提锁相方法的有效性。