有限状态机的建模与优化设计

被引：16

作者：

陈勇

机构：

[1] 重庆邮电大学微电子工程重点实验室

来源：

关键词：

有限状态机; VerilogHDL; 仿真; 综合; 优化设计;

D O I：

暂无

中图分类号：

TN431.2 [数字集成电路、逻辑集成电路];

学科分类号：

摘要：

通常的Verilog HDL编码风格生成的电路速度慢、面积大、毛刺干扰严重.基于此特点提出一种优秀、高效的Verilog HDL描述方式来进行有限状态机设计,介绍了有限状态机的建模原则,并通过一个可综合的实例,验证了该方法设计的有限状态机在面积和功耗上的优势.

引用

页码：55 / 58

页数：4