基于FPGA的通用异步收发机的设计

被引：3

作者：

赵权

刘翠玲

机构：

[1] 北京工商大学信息工程学院

来源：

北京工商大学学报(自然科学版) | 2008年 / 01期

关键词：

VerilogHDL; 通用异步收发机; 现场可编程门阵列; 状态机;

D O I：

暂无

中图分类号：

TN839 [其他];

学科分类号：

0810 ; 081001 ;

摘要：

阐述了通用异步收发机(UART)异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列(FPGA)上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化(EDA)技术中发挥重要作用.

引用

页码：53 / 56

页数：4

共 5 条

[1]

Verilog HDL高级数字设计.[M].(美)MichaelD.Ciletti著;张雅绮;李锵等译;.电子工业出版社.2005,

[2]

Verilog HDL程序设计与应用.[M].王伟编著;.人民邮电出版社.2005,

[3]

Verilog HDL综合实用教程.[M].[美]J.Bhasker著;孙海平等译;.清华大学出版社.2004,

[4]

基于FPGA的多串口模块的设计和实现.[J].董长富;郭超平;宋渝;.电子元器件应用.2006, 11

[5]

基于FPGA的多串口模块的设计和实现.[J].董长富;郭超平;宋渝;.电子元器件应用.2006, 11

← 1 →