TLP应力下深亚微米GGNMOSFET特性的仿真附视频

被引：2

作者：

朱志炜

郝跃

机构：

[1] 西安电子科技大学微电子学院宽禁带半导体材料与器件教育部重点实验室

来源：

半导体学报 | 2005年 / 10期

关键词：

静电放电; 传输线脉冲; 氧化层电场;

D O I：

暂无

中图分类号：

TN386.1 [金属-氧化物-半导体（MOS）器件];

学科分类号：

摘要：

对TLP(传输线脉冲)应力下深亚微米GGNMOS器件的特性和失效机理进行了仿真研究.分析表明,在TLP应力下,栅串接电阻减小了保护结构漏端的峰值电压;栅漏交迭区电容的存在使得脉冲上升沿加强了栅漏交叠区的电场,栅氧化层电场随着TLP应力的上升沿减小而不断增大,这会导致栅氧化层的提前击穿.仿真显示,栅漏交迭区的电容和栅串接电阻对GGNMOS保护器件的开启特性和ESD耐压的影响是巨大的.该工作为以后的TLP测试和标准化提供了依据和参考.

引用

页码：1968 / 1974

页数：7

共 8 条

[1]

Breakdown and latent damage of ultra-thin gate oxides under ESD stress conditions. Wu J,Juliano P. Microelectronics Reliability . 2001

[2]

TLP calibration, correlation, standards and new techniques. Barth J,Verhaege K. EOS/ESD Symposium Proceedings . 2000

[3]

Transmission line pulsing techniques for circuit modeling of ESD phenomena. Maloney T,Khurana N. EOS/ESD Symposium Proceedings . 1985

[4]

Investigationofthegate driveneffect andsubstrate triggeredeffectonESDrobustnessofCMOS devices. ChenTY,KerMD. IEEETransactionsonDeviceandMaterialsReliabili ty . 2001

[5]

Risetime effects of HBM and square pulses on the failure thresholds of GGNMOS transistors. Musshoff C,Wolf H,et al. Microelectronics Reliability . 1996

[6]

A method for determining a transmission line pulse shape that produces equivalent results to human body model testing methods. Lee J C,Hoque M A,et al. EOS/ESD Symposium Proceedings . 2000

[7]

ESD protection device issues for IC designs. Duvvury C. IEEE 2 0 0 1 Custom Integrated Circuits Conference . 2001

[8]

ATLASuser’smanual. . 2002

← 1 →