学术探索
学术期刊
新闻热点
数据分析
智能评审
立即登录
SoC设计中的多时钟域处理
被引:16
作者
:
朱永峰
论文数:
0
引用数:
0
h-index:
0
机构:
东南大学国家专用集成电路系统工程技术研究中心
朱永峰
陆生礼
论文数:
0
引用数:
0
h-index:
0
机构:
东南大学国家专用集成电路系统工程技术研究中心
陆生礼
茆邦琴
论文数:
0
引用数:
0
h-index:
0
机构:
东南大学国家专用集成电路系统工程技术研究中心
茆邦琴
机构
:
[1]
东南大学国家专用集成电路系统工程技术研究中心
[2]
东南大学国家专用集成电路系统工程技术研究中心 江苏南京
[3]
江苏南京
来源
:
电子工程师
|
2003年
/ 11期
关键词
:
系统芯片;
建立时间;
保持时间;
亚稳态;
同步器;
D O I
:
暂无
中图分类号
:
TN402 [设计];
学科分类号
:
080903 ;
1401 ;
摘要
:
多时钟域的处理是系统芯片 (SoC)设计中的一个重要环节。文中分析了SoC中多时钟域带来的设计难点———数据在不同时钟域之间传输引起的亚稳态问题 ,采用变换到单时钟域、插入同步器和采用异步通信 3种方法 ,从而解决了SoC中多时钟域的亚稳态问题。
引用
收藏
页码:60 / 63
页数:4
相关论文
未找到相关数据
未找到相关数据