一种新型的单相数字锁相环

被引：3

作者：

张琪

邱亮明

程善美

机构：

[1] 华中科技大学自动化学院

来源：

电子设计工程 | 2014年 / 22卷 / 20期

关键词：

数字锁相环; 鉴相器; 带阻滤波器; FPGA;

D O I：

暂无

中图分类号：

TN911.8 [相位锁定、锁相技术];

学科分类号：

080906 [电磁信息功能材料与结构];

摘要：

本文提出了一种新型的高精度数字锁相环(DPLL)技术,以一个改进的鉴相器(PD)环节代替常用的二阶通用积分器构成的PD环节,为了抑制该方法在同步信号频率上引入的二次谐波干扰,本文分析了引入谐波的原因,提出针对同步信号频率二次谐波的带阻滤波器,并研究了基于FPGA的数字锁相环实现方法。该方法锁相精度高,速度快,结构简单,计算量较小。仿真和实验结果表明该方法是有效可行的。

引用

页码：79 / 81+85 +85

页数：4