一种高速串行数据接收芯片的设计

被引：7

作者：

唱娟 ^{[1
]}

王松林 ^{[1
]}

来新泉 ^{[2
]}

机构：

[1] 西安电子科技大学机电工程学院

[2] 西安电子科技大学电路CAD所

来源：

微电子学与计算机 | 2006年 / 01期

关键词：

串行数据接收; 时钟数据恢复; 串并转换; 10B/8B解码;

D O I：

10.19304/j.cnki.issn1000-7180.2006.01.052

中图分类号：

TN85 [接收设备、无线电收音机];

学科分类号：

0810 ; 081001 ;

摘要：

文章设计了一种用于光纤通信的高速串行数据接收芯片。本芯片采用0.6ΜMBICMOS工艺实现,最高工作频率为400MHZ,主要由时钟数据恢复、串并转换、10B/8B解码等电路构成。在设计中,采用了双PLL环路、全差分拓扑结构、负阻放大电路与运放级联等结构,有效地减小了功耗及噪声,且用CADENCE软件进行了仿真验证。

引用

页码：184 / 187

页数：4