流水线结构RS(255,223)译码器的VLSI设计

被引：5

作者：

王进祥

张乃通

来逢昌

叶以正

机构：

[1] 哈尔滨工业大学微电子中心!哈尔滨,哈尔滨工业大学微电子中心!哈尔滨,哈尔滨工业大学通信研究所!哈尔滨,哈尔滨工业大学通信研究所!哈尔滨

来源：

计算机研究与发展 | 2000年 / 01期

关键词：

RS译码器; FFT; VHDL; VLSI; 生成多项式; 流水处理;

D O I：

暂无

中图分类号：

TP302.2 [逻辑设计];

学科分类号：

081201 ;

摘要：

ＲＳ码已经广泛应用于通信系统、计算机系统、存储介质、网络和数字电视中，以提高数据的可靠性；ＲＳ（２５５，２２３）码是美国航空航天局（ＮＡＳＡ）和欧洲空间站（ＥＳＡ）在深空卫星通信系统中所采用的标准外码．文中用Ｔｏｐ－ｄｏｗｎ设计方法完成了采用频域译码算法的ＲＳ（２５５，２２３）译码器的ＶＬＳＩ设计，提出了一个ＧＦ（２５６）上串行计算的流水线结构的２５５点ＩＦＦＴ，该结构的ＩＦＦＴ与译码器的其它模块可形成完美的流水线，减少了面积，提高了通过率．设计的规模约２０万门，总的时延为７８０个时钟周期，工作频率为２０ＭＨｚ时，译码器的通过为１６０Ｍｂｐｓ．

引用

页码：61 / 65

页数：5

共 12 条

[1]

A design of Reed-Solomon decoder with systolic-array structure. Iwamura K,Dohi Y,Imai H. IEEE Transactions on Communications . 1995

[2]

ASIC synthesis of a flexible 80Mbps Reed-Solomon coder.In: EDA &T: The Electronic Design Automation &Test Conference and Exhibition. Colls K,Nieuwenhove K V,Neefs M et al. Beijing Review . 1994

[3]

A versatile time-domain Reed-Solomon decoder. Shayan Y R,Le-Ngoc T,Bhargava V K. IEEE Journal on Selected Areas in Communications . 1990

[4]

A cellular time-domain Reed-Solomon decoder. Shayan Y R,Le-Ngoc T. In: Communication Systems: Towards Global Integration,ICCS’ 90, vol 2, Singapore . 1990

[5]

VLSI architectural design for Reed-Solomon transform decoder. Carhoun D O. In: IEEE International Symposium on Circuits &Systems . 1981

[6]

On the VLSI design of a pipeline Reed-Solomon decoder using systolic arrays. Shao H M,Reed I S. IEEE Transactions on Communications . 1988

[7]

A VLSI design of a pipeline Reed-Solomon decoder. Shao H M,Troung T K,Deutsch L J et al. IEEE Transactions on Communications . 1985

[8]

Fast Fourier transform: a tutorial review and a state of the art. Duhamael P,Vetterli M. Signal Processing . 1990

[9]

A softw are sim ulation study of a (255,223) Reed-Solom on encoder/decoder. Pollara F. NASA-CR-175872, N85-28192 . 1985

[10]

Architecture for VLSI design of Reed-Solomon decoders. Liu K Y. IEEE Transactions on Communications . 1984

← 1 2 →