电能质量监测中同步采样时钟发生器的设计

简述了基于锁相环(PLL)的实时同步采样方法的基本原理,详细介绍了一种抗干扰性强、通用性较好的同步采样时钟发生器的理论基础、设计方法和实际电路。实验表明,该电路能有效抑制噪音、谐波和频率波动等电能质量扰动的影响;且在不同应用场合,只要对电路中阻容值进行对应调整即可,无需重新设计电路。