有限状态机的VHDL设计及优化

被引：17

作者：

邬杨波

王曙光

胡建平

机构：

[1] 宁波大学信息科学与工程学院

[2] 浙江海洋学院石化学院

来源：

信息技术 | 2004年 / 01期

关键词：

有限状态机; VHDL; EDA; 容错技术;

D O I：

10.13274/j.cnki.hdzj.2004.01.027

中图分类号：

TN702 [设计、分析、计算];

学科分类号：

摘要：

有限状态机是数字系统中的重要组成部分。本文讨论了有限状态机的分类,给出了状态机各部分的VHDL的描述方法,并介绍了一种新的状态转移的描述风格(arrive-edges),最后讨论了状态机速度优化和容错技术。

引用

收藏

页码：75 / 78

页数：4

相关论文

共 3 条

[1]

用VHDL设计电子线路.[M].()StefanSjoholm;()LennartLindh著;边计年;薛宏熙译;.清华大学出版社.2000,

[2]

VHDL实用教程.[M].潘松;王国栋编著;.电子科技大学出版社.2000,

[3]

可编程逻辑系统的VHDL设计技术.[M].(美)[K.斯科希尔]KevinSkahill编著;朱明程;孙普译;.东南大学出版社.1998,