高速数据采集系统中的FPGA的设计

被引：12

作者：

马秀娟 ^{[1
]}

牛进鹏 ^{[2
]}

考丽 ^{[2
]}

赵国良 ^{[1
]}

机构：

[1] 哈尔滨工程大学

[2] 哈尔滨工业大学

来源：

电子器件 | 2007年 / 04期

关键词：

高速数据采集; FPGA; 乒乓锁存;

D O I：

暂无

中图分类号：

TP274.2 []; TN791 [];

学科分类号：

0804 ; 080401 ; 080402 ; 081002 ; 0835 ; 080902 ;

摘要：

提出了利用FPGA技术把缓存FIFO、锁存电路、时序电路、控制电路等分散的电路模块集中起来作为独立的缓存及控制电路,实现了数据的高速缓存,防止了数据丢失;产生了严格的时序逻辑,保证了系统的可靠性.利用乒乓锁存降低了对缓存速度的要求并将数据合并成32位,易于与DSP数据传输.电路模块简单可靠,易于系统调试.详细介绍了FPGA的电路模块的设计.

引用

页码：1372 / 1374+1379 +1379

页数：4