一种块递推实时FFT算法模块设计与实现

文中提出了一种基于FPGA-IP核的FFT算法硬件模块的设计方案,该方案采用四分块递推FFT算法,具有结构规范、递推性好、实时性强等特点,结合DSP对模块的数据输入和输出的软件控制,实现了一种硬件和软件相结合的实时FFT模块。对该模块性能进行测试,FFT模块运行稳定,输出的计算结果正确,与DSP软件实现的标准FFT算法程序库相比,文中的FFT模块实时性能提高了35倍,该模块已被用于实时信号处理系统中。