一种精确频率测量仪设计

被引:9
作者
史坡
廉德宇
沈昱明
机构
[1] 上海理工大学光学与电子信息工程学院
关键词
CPLD; 频率; 测量; VHDL;
D O I
10.19650/j.cnki.cjsi.2006.s2.213
中图分类号
TM935.1 [波长、频率(时间)的测量及仪表];
学科分类号
080402 [测试计量技术及仪器];
摘要
本文主要论述了采用CPLD的设计方法,在数字系统中设计精确测量频率测量仪:在采样时间内同时对标准频率信号和被测频率信号计数,采样完成后,把二者的计数值相比,再乘以标准频率就可以得到被测频率的精确值。采用这种设计方法,系统的软硬件结构简单、开发周期快、测量精度高。
引用
收藏
页码:1532 / 1533+1543 +1543
页数:3
相关论文
共 1 条
[1]
Verilog HDL综合实用教程.[M].[美]J.Bhasker著;孙海平等译;.清华大学出版社.2004,