Combining optimization for cache and instruction-level parallelism

被引：16

作者：

Carr, S ^{[1
]}

机构：

[1] MICHIGAN TECHNOL UNIV,DEPT COMP SCI,HOUGHTON,MI 49931

来源：

PROCEEDINGS OF THE 1996 CONFERENCE ON PARALLEL ARCHITECTURES AND COMPILATION TECHNIQUES (PACT '96) | 1996年

关键词：

D O I：

10.1109/PACT.1996.552672

中图分类号：

TP301 [理论、方法];

学科分类号：

081202 ;

摘要：

引用

页码：238 / 247

页数：10