A shallow trench isolation study for 0.25/0.18 mu m CMOS technologies and beyond

被引：18

作者：

Chatterjee, A ^{[1
]}

Esquivel, J ^{[1
]}

Nag, S ^{[1
]}

Ali, I ^{[1
]}

Rogers, D ^{[1
]}

Tayor, K ^{[1
]}

Joyner, K ^{[1
]}

Mason, M ^{[1
]}

Mercer, D ^{[1
]}

Amerasekera, A ^{[1
]}

Houston, T ^{[1
]}

Chen, LC ^{[1
]}

机构：

[1] TEXAS INSTRUMENTS INC,SEMICOND PROC & DEVICE CTR,DALLAS,TX 75265

来源：

1996 SYMPOSIUM ON VLSI TECHNOLOGY: DIGEST OF TECHNICAL PAPERS | 1996年

关键词：

D O I：

10.1109/VLSIT.1996.507831

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：156 / 157

页数：2