A hardware/software concurrent design for a real-time SP@ML MPEG2 video-encoder chip set

被引：8

作者：

Ikeda, M ^{[1
]}

Okubo, T ^{[1
]}

Abe, T ^{[1
]}

Ito, Y ^{[1
]}

Tashiro, Y ^{[1
]}

Kasai, R ^{[1
]}

机构：

[1] NIPPON TELEGRAPH & TEL PUBL CORP, LSI LABS, ATSUGI, KANAGAWA 24301, JAPAN

来源：

EUROPEAN DESIGN & TEST CONFERENCE 1996 - ED&TC 96, PROCEEDINGS | 1996年

关键词：

D O I：

10.1109/EDTC.1996.494320

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 [计算机科学与技术];

摘要：

引用

页码：320 / 326

页数：7