A selective verify scheme for achieving a 5-MB/s program rate in 3-bit/cell flash memories

被引：6

作者：

Kurata, H ^{[1
]}

Kobayashi, N ^{[1
]}

Kimura, K ^{[1
]}

Saeki, S ^{[1
]}

Kawahara, T ^{[1
]}

机构：

[1] Hitachi Ltd, Cent Res Lab, Kokubunji, Tokyo 1858601, Japan

来源：

2000 SYMPOSIUM ON VLSI CIRCUITS, DIGEST OF TECHNICAL PAPERS | 2000年

关键词：

D O I：

10.1109/VLSIC.2000.852880

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：166 / 167

页数：2