OPTIMAL PLACEMENT FOR HIERARCHICAL VLSI LAYOUT DESIGN

被引：7

作者：

MIR, M ^{[1
]}

IMAM, MH ^{[1
]}

机构：

[1] UMM AL QURA UNIV,COLL APPL SCI & ENGN,TAIF,SAUDI ARABIA

来源：

MICROPROCESSING AND MICROPROGRAMMING | 1989年 / 25卷 / 1-5期

关键词：

D O I：

10.1016/0165-6074(89)90192-0

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：177 / 182

页数：6

共 11 条

[1]

CHENG CK, 1984, IEEE T COMPUT AID D, V3, P218, DOI 10.1109/TCAD.1984.1270078

[2]

CHIBA T, 1981, 18TH P DES AUT C, P820

[3]

HANNAN M, 1972, DESIGN AUTOMATION DI

[4]

Hu T.C., 1985, VLSI CIRCUIT LAYOUT

[5] MASON - A GLOBAL FLOOR-PLANNING APPROACH FOR VLSI DESIGN [J].

LAPOTIN, DP ;

DIRECTOR, SW .

[6]

LEBLOND A, 1983, 20TH P DES AUT C, P747

[7]

Luenberger D. G., 1973, INTRO LINEAR NONLINE

[8]

MOLING K, 1982, 19TH P DES AUT C, P663

QUINN, NR ;

BREUER, MA .

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 1979, 26 (06) :377-388

[10] CHAMP - CHIP FLOOR PLAN FOR HIERARCHICAL VLSI LAYOUT DESIGN [J].

UEDA, K ;

KITAZAWA, H ;

HARADA, I .