HIERARCHICAL VERIFICATION OF ASYNCHRONOUS CIRCUITS USING TEMPORAL LOGIC

被引：16

作者：

MISHRA, B

CLARKE, E

机构：

来源：

关键词：

D O I：

10.1016/0304-3975(85)90223-3

中图分类号：

TP301 [理论、方法];

学科分类号：

081202 ;

摘要：

引用

页码：269 / 291

页数：23

相关论文

共 9 条

[1]

BENARI M, 1981, 8TH ACM S PRINC PROG

[2]

BOCHMANN GV, 1982, IEEE T COMPUT, V31

[3]

CLARKE EM, 1983, 10TH ACM S PRINC PRO

[4]

CLARKE EM, 1984, LECTURE NOTES COMPUT, V164

[5]

EMERSON E, 1981, LECTURE NOTES COMPUT, V85

[6]

HALPERN J, 1983, STANCS83963 STANF U

[7]

MALACHI Y, 1981, VLSI SYSTEMS COMPUTA

[8]

MEAD CA, 1980, INTRO VLSI SYSTEMS, pCH7

[9]

MILNER R, 1980, LECTURE NOTES COMPUT, V92