FAST PARALLEL PIPELINED READOUT ARCHITECTURE FOR A COMPLETELY FLASH DIGITIZING SYSTEM WITH MULTILEVEL TRIGGER

被引：6

作者：

COUSINS, RD

KONIGSBERG, J

KUBIC, J

MELESE, PL

HART, GW

MOLZON, WR

IRWIN, GM

OUIMETTE, DA

RITCHIE, JL

TRANG, QH

WHYLEY, RJ

机构：

[1] UNIV CALIF LOS ALAMOS NATL LAB,LOS ALAMOS,NM 87545

[2] UNIV PENN,PHILADELPHIA,PA 19104

[3] STANFORD UNIV,DEPT PHYS,STANFORD,CA 94309

[4] STANFORD UNIV,STANFORD LINEAR ACCELERATOR CTR,STANFORD,CA 94309

[5] COLL WILLIAM & MARY,WILLIAMSBURG,VA 23185

来源：

关键词：

D O I：

10.1016/0168-9002(89)90785-7

中图分类号：

TH7 [仪器、仪表];

学科分类号：

0804 ; 080401 ; 081102 ;

摘要：

引用

页码：517 / 531

页数：15