DIGITIZING, LAYOUT, RULE CHECKING - THE EVERYDAY TASKS OF CHIP DESIGNERS

被引：4

作者：

AVENIER, JP

机构：

来源：

关键词：

D O I：

10.1109/PROC.1983.12526

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：49 / 56

页数：8

相关论文

共 8 条

[1] CALMOS - COMPUTER-AIDED LAYOUT PROGRAM FOR MOS-LSI [J].

BEKE, H ;

SANSEN, WMC ;

VANOVERSTRAETEN, R .

[2]

FELLER A, 1978, NAT COMPUTER C

[3]

HANCZAKOWSKI A, SPR P COMPC 81 SAN F, P374

[4]

OUSTERHOUT J, 1981, VLSI DESIGN

[5]

SZEPIENIEC A, 19TH DES AUT C

[6]

TRIMBERGER S, 19TH DES AUT C

[7]

WESTE N, BELL SYST TECH J, V60

[8]

WILLIAMS JD, 1977, THESIS MASSACHUSETTS