TWO-DIMENSIONAL SIMULATION OF LATCH-UP IN CMOS STRUCTURE

被引：4

作者：

HU, GJ ^{[1
]}

PINTO, MR ^{[1
]}

KORDIC, S ^{[1
]}

机构：

[1] IBM CORP,THOMAS J WATSON RES CTR,YORKTOWN HTS,NY 10598

来源：

IEEE TRANSACTIONS ON ELECTRON DEVICES | 1982年 / 29卷 / 10期

关键词：

D O I：

10.1109/T-ED.1982.20988

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：1695 / 1695

页数：1

相关论文

共 3 条

[1] FINITE-ELEMENT ANALYSIS OF SEMICONDUCTOR-DEVICES - THE FIELDAY PROGRAM [J].

BUTURLA, EM ;

COTTRELL, PE ;

GROSSMAN, BM ;

SALSBURG, KA .

IBM JOURNAL OF RESEARCH AND DEVELOPMENT, 1981, 25 (04) :218-231

[2]

ESTREICH DB, 1980, G2019 STANF U DEP E

[3]

WIEDER A, 1981, TECH DIG IEDM, P354