YIELD ENHANCEMENT OF BIT LEVEL SYSTOLIC ARRAY CHIPS USING FAULT TOLERANT TECHNIQUES

被引：5

作者：

MCCANNY, JV

MCWHIRTER, JG

机构：

来源：

ELECTRONICS LETTERS | 1983年 / 19卷 / 14期

关键词：

D O I：

10.1049/el:19830357

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

收藏

页码：525 / 527

页数：3

相关论文

共 5 条

[1]

CORRY A, 1983, MAY IEEE INT S CIRC

[2]

MANGIR TG, 1982, IEEE T C, V31

[3] IMPLEMENTATION OF SIGNAL-PROCESSING FUNCTIONS USING 1-BIT SYSTOLIC ARRAYS [J].

MCCANNY, JV ;

MCWHIRTER, JG .

ELECTRONICS LETTERS, 1982, 18 (06) :241-243

[4]

MCWHIRTER JG, 1982, P SOC PHOTO-OPT INST, V341, P66

[5]

WOOD D, 1983, MAY CUST INT CIRC C