FIR SWITCHED-CAPACITOR DECIMATORS WITH ACTIVE-DELAYED BLOCK POLYPHASE STRUCTURES

被引：13

作者：

FRANCA, JE ^{[1
]}

SANTOS, S ^{[1
]}

机构：

[1] UNIV PORTO,FAC ENGN,P-4000 PORTO,PORTUGAL

来源：

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS | 1988年 / 35卷 / 08期

关键词：

D O I：

10.1109/31.1853

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1033 / 1037

页数：5

共 9 条

[1]

ALI A, 1985, ELECTR COMMUN, V59, P295

[2] PARASITIC COMPENSATED SWITCHED CAPACITOR CIRCUITS [J].

FLEISCHER, PE ;

GANESAN, A ;

LAKER, KR .

[3]

FRANCA JE, 1985, IEEE T CIRCUITS SYST, V32, P938

[4]

FRANCA JE, 1984, MAY P IEEE INT S CIR, P789

[5]

FRANCA JE, 1985, IEEE T CAS, V32, P877

[6]

FRANCA JE, 1985, THESIS U LONDON

[7] SWITCHED-CAPACITOR DECIMATION AND INTERPOLATION CIRCUITS [J].

GREGORIAN, R ;

NICHOLSON, WE .

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 1980, 27 (06) :509-514

[8]

MASUDA S, 1984, MAY P IEEE INT S CIR, P1211

[9]

PARIS L, 1985, JUN P IEEE INT S CIR, P1343