A SYNCHRONOUS APPROACH FOR CLOCKING VLSI SYSTEMS

被引：23

作者：

ANCEAU, F

机构：

来源：

关键词：

D O I：

10.1109/JSSC.1982.1051685

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：51 / 52

页数：2

共 7 条

[1]

CATT I, 1966, IEEE T ELECTRON COMP, V12, P108

[2] ANOMALOUS BEHAVIOR OF SYNCHRONIZER AND ARBITER CIRCUITS [J].

CHANEY, TJ ;

MOLNAR, CE .

[3]

MARQUES JMC, 1980, SEP P ESSIRC 80 GREN, P26

[4]

MARQUES JMC, 1980, SEP P EUR C LOND, P321

[5]

Mead C., 1980, INTRO VLSI SYSTEMS

[6] ANOMALOUS RESPONSE-TIMES OF INPUT SYNCHRONIZERS [J].

PECHOUCEK, M .

[7]

SEITZ CL, 1979, JAN P CALTECH C VLSI, P345