ARCHITECTURAL SYNTHESIS FOR DSP SILICON COMPILERS

被引：34

作者：

HAROUN, BS ^{[1
]}

ELMASRY, MI ^{[1
]}

机构：

[1] UNIV WATERLOO,DEPT COMP SCI,WATERLOO N2L 3G1,ONTARIO,CANADA

来源：

关键词：

D O I：

10.1109/43.29596

中图分类号：

TP3 [计算技术、计算机技术];

学科分类号：

0812 ;

摘要：

引用

页码：431 / 447

页数：17

共 53 条

[1]

Aho A. V., 1986, COMPILERS

[2] COMPUTER ARCHITECTURE FOR DIGITAL SIGNAL-PROCESSING [J].

ALLEN, J .

[3]

BARNWELL T, 1984, 84 INT C ASSP

[4]

Berge C, 1985, GRAPHS

[5]

BHASKER J, 1987, SCI HONEYWELLER, P23

[6]

Coffman E.G., 1976, COMPUTER JOB SHOP SC

[7]

FETTWEIS A, 1976, AEU, V30

[8]

FISHER A, 1985, IEEE T COMPUT, V33, P734

[9] ALGORITHMS FOR EDGE COLORING BIPARTITE GRAPHS AND MULTIGRAPHS [J].

GABOW, HN ;

KARIV, O .

[10]

GAJSKI DD, 1988, SILICON COMPILATION