A VLSI LAYOUT FOR A PIPELINED DADDA MULTIPLIER

被引：18

作者：

CAPPELLO, PR ^{[1
]}

STEIGLITZ, K ^{[1
]}

机构：

[1] PRINCETON UNIV,DEPT ELECT ENGN & COMP SCI,PRINCETON,NJ 08544

来源：

ACM TRANSACTIONS ON COMPUTER SYSTEMS | 1983年 / 1卷 / 02期

关键词：

D O I：

10.1145/357360.357366

中图分类号：

TP301 [理论、方法];

学科分类号：

081202 ;

摘要：

引用

页码：157 / 174

页数：18

共 24 条

ABELSON, H ;

ANDREAE, P .

[2]

Aho A. V., 1974, DESIGN ANAL COMPUTER, V1st

[3]

BILARDI G, 1981, VLSI SYSTEMS COMPUTA

[4] THE AREA-TIME COMPLEXITY OF BINARY MULTIPLICATION [J].

BRENT, RP ;

KUNG, HT .

[5]

CAPPELLO PR, 1982, 303 PRINC U DEP EL E

[6]

CHAZELLE B, 1981, 13TH P ANN ACM S THE, P318

[7]

Dadda L., 1965, ALTA FREQ, V34, P349

[8]

Hopcroft J.E., 1979, INTRO AUTOMATA THEOR

[9] AN APPROACH TO IMPLEMENTATION OF DIGITAL FILTERS [J].

JACKSON, LB ;

KAISER, JF ;

MCDONALD, HS .

IEEE TRANSACTIONS ON AUDIO AND ELECTROACOUSTICS, 1968, AU16 (03) :413-&

[10]

LEISERSON CE, 1980, 21ST P IEEE ANN S F