FLIP-FLOP RESOLVING TIME TEST CIRCUIT

被引：30

作者：

ROSENBERGER, F ^{[1
]}

CHANEY, TJ ^{[1
]}

机构：

[1] WASHINGTON UNIV,COMP SYST LAB,ST LOUIS,MO 63110

来源：

关键词：

D O I：

10.1109/JSSC.1982.1051804

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：731 / 738

页数：8

共 17 条

[1]

BUEHLER MG, 1979, SOLID STATE TECH OCT, P89

[2]

CARR WN, 1972, MOS LSI DESIGN APPLI

[3] ANOMALOUS BEHAVIOR OF SYNCHRONIZER AND ARBITER CIRCUITS [J].

CHANEY, TJ ;

MOLNAR, CE .

[4]

CHANEY TJ, 1979, JAN P CALTECH C VLSI, P357

[5]

CONWAY LA, 1980, LAMBDA, V1, P10

[6]

HOWARD JS, 1978, SOLID STATE TECH JUL

[7]

HURTADO M, 1975, THESIS WASHINGTON U

[8]

HURTADO M, 1975, 13TH P ANN ALL C CIR, P605

[9]

Mead C., 1980, INTRO VLSI SYSTEMS

[10]

ROSENBERGER FU, 1981, 286 WASH U COMP SYST