A DENSE GATE MATRIX LAYOUT METHOD FOR MOS VLSI

被引：59

作者：

LOPEZ, AD

LAW, HFS

机构：

来源：

关键词：

D O I：

10.1109/T-ED.1980.20086

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：1671 / 1675

页数：5

共 8 条

[1] MOTIS - MOS TIMING SIMULATOR [J].

CHAWLA, BR ;

GUMMEL, HK ;

KOZAK, P .

IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS, 1975, 22 (12) :901-910

[2]

GIBSON D, 1977, P IEEE ISCAS C PHOEN

[3]

GUMMEL HK, COMMUNICATION

[4]

KOZAWA T, 1972, P ISSCC 72, P62

[5]

LARSON RP, 1978, 15TH P DES AUT C, P193

[6]

NAGEL LW, 1973, 16TH P MIDW S CIRC T

[7]

PERSKY G, 1976, 13TH P DES AUT C SAN, P399

[8] LARGE SCALE INTEGRATION OF MOS COMPLEX LOGIC - A LAYOUT METHOD [J].

WEINBERGER, A .