一种用于DSP时钟系统的锁相环的设计

锁相环是一种输出信号在频率上能够与输入参考信号同步的电路系统，它是模拟及数模混合电路中的一个基本的并且非常重要的模块。由于锁相环具有捕获、跟踪以及窄带滤波的能力，因此它被广泛地应用于航天、通信以及微处理器等许多领域。锁相环在微处理器领域中的一个重要应用就是为系统提供片内时钟，它是微处理器时钟电路的一个重要模块。随着集成电路的发展以及SOC技术的出现，锁相环已经成为超大规模集成电路中必不可少的一个模块，因此对锁相环电路的研究和设计也就具有了更加重要的意义。 本文详细介绍了一个用于DSP时钟系统的锁相环IP核的研究与设计。论文首先对锁相技术的发展历史和研究现状做了简单介绍，然后从锁相系统的基本工作原理引入，以传统模拟锁相环的结构为基础，分析了锁相环的数学模型，并以此为出发点对锁相环的跟踪性能、捕获性能、噪声性能以及稳定性等各种性能进行了深入的分析，对环路的各项参数指标进行了详细的推导，得出了锁相环数理分析的普遍结论。由于本设计采用的是电荷泵锁相环的形式，它的结构与传统的模拟锁相环有所不同，因此论文对电荷泵锁相环的工作原理、数学模型以及基本性能也进行了比较详细的分析，同时也介绍了它的一些独特的性能。论文最后详细讲述了电路的设计过程，包括对锁相环的整体电路以及对鉴频鉴相器、电荷泵、环路滤波器、压控振荡器等电路模块的分析和设计，同时利用Hspice仿真软件对电路进行了仿真。仿真结果显示，在标准0.6μm CMOS工艺条件下，所设计的锁相环在5V电源电压下可以在10MHz到120MHz的频率范围内正常工作，捕获时间小于10μs，功耗低于30mW，达到了电路的设计要求。