用于H.264视频编码的运动估计VLSI结构研究

H.264是由ITU-T VCEG(Video Coding Experts Group)和ISO/IEC MPEG(Moving Picture Experts Group)两个组织联合制定的最新的视频编码标准。该标准广泛用于ISDN(Integrated Services Digital Network)、DSL(Digital Subscriber Line)、以太网、局域网、无线和移动网络的光和磁设备上的广播,交互或者串行存储,如DVD(Digital Versatile Disc)、视频点播或者流媒体、多媒体消息等。该标准采用了变块尺寸、1/4分数精度和多参考帧运动估计等新技术,提高了图像预测编码的精确度,可以获得更高的编码效率。然而这些新技术的使用大大增加了H.264编码器运动估计的复杂度和计算负载。运动估计通常分两步进行----整数和分数运动估计,前者占了整个过程的大部分计算负载。实验结果表明运动估计占编码器总的编码时间的50%以上。为了满足实时性要求,必须开发高度并行的VLSI(Very Large Scale Integration)结构。 本文对固定块尺寸全搜索块匹配运动估计VLSI结构做了深入的研究,然后在此基础上提出了用于H.264的新的变块尺寸运动估计整数VLSI结构和分数VLSI结构及实现。主要研究工作有: 1、对H.264标准的参考软件的运动估计算法作了研究。首先介绍了H.264运动估计及其模式决策过程,然后介绍了一个宏块的编码过程。最后用参考软件对标准视频序列在不同的工具配置下做了测试。 2、对固定块尺寸的运动估计VLSI结构作了研究。首先分析运动估计的数据重用性,从而说明开发高数据重用VLSI结构的重要性。随后分析了一种C级数据重用的VLSI结构和一种D级数据重用的VLSI结构。最后对固定块尺寸运动估计VLSI结构作了比较和变块尺寸的扩展研究。 3、针对高分辨率视频压缩的存储带宽要求大的特点,提出了一种新的用于H.264的高数据重用整数运动估计VLSI结构。通过对一种固定块尺寸运动估计VLSI结构作了改进,利用交叉网络实现变块尺寸的计算。提出的整数VLSI结构,该结构通过使用片上RAM(Random Access Memory)大大减少了存储带宽需求,具有D级数据重用率。实验结果表明在时钟频率为123.49MHz时可以实时处理搜索范围为[-8,7]的SHDTV(Super High Definition Television )(1920x1080)@60Hz的运动估计,而面积为208K逻辑门和30.7K字节片上RAM,芯片面积4mm×4mm。 4、针对便携式多媒体设备应用,提出了一种用于低硬件开销,高数据重用的H.264运动估计的VLSI结构。提出的结构利用4x4处理单元阵列串行完成16个4x4 SAD( Sum of Absolute Difference)的计算,然后利用一个复合模块得到其它块尺寸的SAD值,从而得到41个MV(Motion Vector)。提出的VLSI结构用Verilog HDL描述,用Synopsys逻辑综合工具和HJTC0.18um工艺完成逻辑综合。设计包含79k门和0.9k字节的SRAM(Static Random Access Memory),时钟频率为48.6MHz,能够处理CIF(Common Intermediate Format)@30HZ,搜索范围为[-8,7]的视频序列运动估计。相比以前的结构,提出的结构具有低硬件开销,存储带宽小的优点,这些特征非常适合便携式多媒体设备应用。 5、提出了一种新的H.264分数运动估计VLSI结构,采用1/2和1/4并行搜索的硬件结构。该结构一次完成所有分数像素插值,利用49个4并行处理单元结构并行处理。提出的分数运动估计VLSI结构用Verilog HDL描述,使用HJTC 0.18um工艺,用Synopsys DC(Design Compiler)做了逻辑综合,时钟频率可达147MHz,面积为276k门。每秒可以处理109K宏块,可以满足SDTV(Standard Definition Television ) (1280x720)@30Hz一个参考帧的视频编码运动估计需要。提出的结构的优点是吞吐率能力高,减少存储带宽需求。