基于ARM处理器的数字伺服系统测试仪的设计

伺服系统测试仪可以为伺服系统的调试工作提供良好的条件和手段，本文提出了一种基于ARM处理器的数字伺服系统测试仪的设计方案。方案采用ARM7TDMI核的32位嵌入式处理器S3C44BOX作为核心CPU，4×5的小键盘作为用户操作、控制的输入设备，320×240点阵的液晶屏作为终端显示设备，配以图形显示的用户操作界面，构成一个基本的测试仪实验室原型。该测试仪原型具有体积小、重量轻、操作方便、性能强等特点。 文章从嵌入式系统开发的角度，首先对该测试仪进行了简要地分析和规划，然后详细阐述了测试仪的硬件构成以及硬件层上的板级支持包(BSP)的设计，接着从多任务机制和中断机制描述了应用程序的设计和实现过程，并对主要算法进行了详尽的分析，最终给出了设计结果。