跨时钟域信号同步技术研究

在现代ASIC以及FPGA设计中,在EDA软件工具的帮助下,已经可以使设计规模达到千万门级甚至更大的规模。然而对于在两个不同的时钟域之间正确地传递数据,至今是软件工具无法自动完成的,设计人员必须人为地加入某种机制,来保证这种数据传递的正确性,这就是本文要讨论的核心内容——跨时钟域信号的同步。本文系统地阐述了跨时钟域数据传递的机理,从其原理出发,研究分析了数字电路中不同的同步机制的工作模式,并进行了模拟仿真,比较了它们的优缺点。针对使用广泛的基于ARM的嵌入式系统中,不同类型寄存器的操作之间的同步,提出了一种新颖的同步机制,在确保功能的基础上,减小了同步逻辑的规模;同时,在跨时钟域信号同步的验证技术并不成熟的背景下,提出了一套验证流程。通过实际流片表明该设计和验证方法切实可行,并对同类型的设计与验证有借鉴和指导意义。