共 50 条
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
一种使用FPGA实现浮点数据累加的方法
被引：0
专利类型：
发明
申请号：
CN201811417160.0
申请日：
2018-11-26
公开(公告)号：
CN111221496A
公开(公告)日：
2020-06-02
发明(设计)人：
尹珏玮
张辉
李长存
申请人：
申请人地址：
100013 北京市东城区和平里南街3号
IPC主分类号：
G06F7485
IPC分类号：
代理机构：
代理人：
法律状态：
公开
国省代码：
引用
下载
收藏
法律状态
| 法律状态公告日 | 法律状态 | 法律状态信息 |
| 2020-06-02 | 公开 | 公开 |
| 2020-06-26 | 实质审查的生效 | 实质审查的生效 IPC(主分类):G06F 7/485 申请日:20181126 |