源同步高速串行接口的时钟通路前端放大电路

被引:0
专利类型
发明
申请号
CN201310629540.1
申请日
2013-11-29
公开(公告)号
CN103633945B
公开(公告)日
2014-03-12
发明(设计)人
郑旭强 黄柯 李福乐 王自强 张春 王志华
申请人
申请人地址
100084 北京市海淀区清华园北京100084-82信箱
IPC主分类号
H03F126
IPC分类号
H03F345
代理机构
北京路浩知识产权代理有限公司 11002
代理人
李迪
法律状态
实质审查的生效
国省代码
引用
下载
收藏
共 50 条
[1]
多通道前向时钟高速串行接口的正交时钟产生电路 [P]. 
黄柯 ;
王自强 ;
郑旭强 ;
李福乐 ;
马轩 ;
俞坤治 ;
张春 ;
王志华 .
中国专利 :CN102684684B ,2012-09-19
[2]
用于高速串行接口的接收器、差分接收机及模拟前端电路 [P]. 
苏鹏洲 ;
黄鲁 .
中国专利 :CN104660246B ,2019-05-07
[3]
一种高速串行接口以及用于高速串行接口的转换电路 [P]. 
李涛 .
中国专利 :CN113626364B ,2024-05-31
[4]
一种高速串行接口以及用于高速串行接口的转换电路 [P]. 
李涛 .
中国专利 :CN113626364A ,2021-11-09
[5]
高速串行接口的多相时钟产生电路中用的鉴相和启动电路 [P]. 
李振涛 ;
贾晨 ;
王自强 ;
郑旭强 ;
张春 ;
侯晨龙 ;
王志华 .
中国专利 :CN103001628B ,2013-03-27
[6]
具有串行接口的时钟控制电路 [P]. 
文涵灵 .
中国专利 :CN203054502U ,2013-07-10
[7]
高速串行接口电路及电子设备 [P]. 
米泽岳美 ;
大江健一 .
中国专利 :CN101383790A ,2009-03-11
[8]
基于FPGA的高速串行接口 [P]. 
刘道森 ;
孙艳梅 ;
吴学峰 .
中国专利 :CN203070283U ,2013-07-17
[9]
基于FPGA的高速串行接口 [P]. 
刘大同 ;
彭宇 ;
刘连胜 ;
刘川 ;
见其拓 .
中国专利 :CN102761396A ,2012-10-31
[10]
一种兼容直流/交流耦合的高速串行接口接收机前端电路 [P]. 
袁帅 ;
王自强 ;
栾文焕 ;
张春 ;
王志华 .
中国专利 :CN107766278B ,2018-03-06