表皮深さ損失を軽減する高抵抗および低抵抗導体層のための方法およびデバイス[ja]

被引:0
申请号
JP20230560553
申请日
2022-03-30
公开(公告)号
JP2024519440A
公开(公告)日
2024-05-14
发明(设计)人
申请人
申请人地址
IPC主分类号
H05K1/09
IPC分类号
B32B7/025 H05K1/03 H05K3/00 H05K3/18
代理机构
代理人
法律状态
国省代码
引用
下载
收藏
共 50 条
[4]
[6]
半導体デバイスの空隙スペーサを形成する方法および半導体デバイス[ja] [P]. 
NGUYEN SON VAN ;
YAMASHITA TENKO ;
CHENG KANGGUO ;
THOMAS JASPER HAIGH JR ;
PARK CHANRO ;
ERIC LINIGER ;
LI JUNTAO ;
SANJAY MEHTA .
日本专利 :JP2022140451A ,2022-09-26
[8]
半導体デバイスおよび方法[ja] [P]. 
日本专利 :JP2025514413A ,2025-05-02
[9]