基于硬件实现的二总线解码系统及方法

被引：0

专利类型：

发明

申请号：

CN202311849398.1

申请日：

2023-12-29

公开(公告)号：

CN120234278A

公开(公告)日：

2025-07-01

发明(设计)人：

李凯姜黎黎沈天平朱吴卫曾洁琼冯海波

申请人：

华润微集成电路（无锡）有限公司

申请人地址：

214135 江苏省无锡市无锡太湖国际科技园菱湖大道180号-6

IPC主分类号：

G06F13/42

IPC分类号：

G06F1/3234

代理机构：

上海光华专利事务所(普通合伙) 31219

代理人：

倪静

法律状态：

公开

国省代码：

江苏省无锡市

引用

下载

收藏

法律状态

法律状态公告日	法律状态	法律状态信息
2025-07-01	公开	公开
2025-07-18	实质审查的生效	实质审查的生效IPC(主分类):G06F 13/42申请日:20231229

共 50 条

[1]

内置在MCU中用于实现工业总线通讯的硬件编解码方法 [P].

不公告发明人 .

中国专利 :CN108958114A ,2018-12-07

[2]

用于实现总线连接的方法及系统 [P].

方应龙 ;

曾代兵 ;

林晓涛 .

中国专利 :CN102103564B ,2011-06-22

[3]

ABZ解码系统中基于硬件的消除尖峰脉冲方法 [P].

秦亚杰 ;

刘逸凡 .

中国专利 :CN118449495A ,2024-08-06

[4]

低时延LDPC解码器的硬件实现方法、装置及解码器 [P].

黄孝勇 ;

刘晓健 ;

王嵩 .

中国专利 :CN112233720B ,2021-01-15

[5]

基于AVS的环路滤波器的硬件装置及硬件实现方法 [P].

滕国伟 ;

刘锦阳 ;

王蕾睿 ;

石旭利 ;

张兆阳 .

中国专利 :CN101170690A ,2008-04-30

[6]

一种基于AXI总线实现矩阵SVD分解的硬件加速系统 [P].

刘上 ;

王静 .

中国专利 :CN118153494B ,2024-12-20

[7]

一种基于AXI总线实现矩阵SVD分解的硬件加速系统 [P].

刘上 ;

王静 .

中国专利 :CN118153494A ,2024-06-07

[8]

基于FPGA的UDP/IPv6硬件协议栈及实现方法 [P].

谭洪舟 ;

谢舜道 ;

谢凯 ;

刘忆琨 ;

陈荣军 ;

朱雄泳 .

中国专利 :CN103248579A ,2013-08-14

[9]

两总线编码方法、两总线解码方法、设备、系统及介质 [P].

吴帅 ;

董润蓉 ;

杨一新 ;

张晓双 .

中国专利 :CN117692272A ,2024-03-12

[10]

一种实现二进制多项式运算的硬件配置方法及硬件系统 [P].

周涛 .

中国专利 :CN101055516A ,2007-10-17

← 1 2 3 4 5 →