MULTIPLE WORD-BIT LINE REDUNDANCY FOR SEMICONDUCTOR MEMORIES

被引：107

作者：

SCHUSTER, SE

机构：

来源：

关键词：

D O I：

10.1109/JSSC.1978.1051122

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

引用

页码：698 / 703

页数：6

共 8 条

[1]

AYLING JK, 1971, ISSCC DIG, P76

[2] REDUNDANCY IN LSI MEMORY ARRAY [J].

CHEN, A .

[3]

Dennard R. H., 1968, United States Patent, Patent No. [3387286, 3,387,286]

[4]

DENNARD RA, COMMUNICATION

[5]

ELMER BR, 1977, ISSCC DIG TECH P FEB, P116

[6]

FROHMANBENTCHKO.D, 1971, ISSCC, P80

KUHN, L ;

SCHUSTER, SE ;

ZORY, PS ;

LYNCH, GW ;

PARRISH, JT .

[8] REDUNDANCY FOR LSI YIELD ENHANCEMENT [J].

TAMMARU, E ;

ANGELL, JB .