HIGH-SPEED PARALLEL VITERBI DECODING - ALGORITHM AND VLSI-ARCHITECTURE

被引：74

作者：

FETTWEIS, G ^{[1
]}

MEYR, H ^{[1
]}

机构：

[1] RHEIN WESTFAL TH AACHEN, ELECT ENGN, W-5100 AACHEN, GERMANY

来源：

关键词：

D O I：

10.1109/35.79382

中图分类号：

TM [电工技术]; TN [电子技术、通信技术];

学科分类号：

0808 ; 0809 ;

摘要：

[No abstract available]

引用

页码：46 / 55

页数：10

共 52 条

[41] PARALLEL PROCESSING WITH PERFECT SHUFFLE [J].

STONE, HS .

[42]

SUZUKI T, 1989, P URSI INT S SIGN SY, P156

[43]

THAPAR H, 1989, JUN P ICC, V2, P1096

[44]

THAPAR H, 1986, APPLICATION BLOCK PR

[45]

THIELE L, 1988, P ISCAS HELSINKI, P2517

[46]

THIELE L, 1990, ELECT COMMUN AEU APR, P83

[47]

Viterbi A. J., 1979, PRINCIPLES DIGITAL C

VITERBI, AJ .

[49]

WEN KA, 1988, ELECTRON LETT, V24, P1098

[50]

1989, STEL2020 STANF TEL