基于DSP Builder的并行中值滤波算法的设计与实现

研究了一种适合采用现场可编程逻辑(FPGA)消除图像随机噪声的算法以及用DSPBuilder实现该算法的硬件电路设计。结合FPGA并行计算的特点,采用滑动窗口和模块化设计思想,对常规中值滤波算法的结构进行改进,提高了算法的运算速度,简化硬件结构。通过仿真和FPGA验证结果表明,该算法可以有效消除图像随机噪声,同时处理延时短,可以满足嵌入式系统的实时性要求。