新型全数字锁相环的逻辑电路设计

被引：32

作者：

徐健飞

庞浩

王赞基

陈建业

机构：

[1] 清华大学电机工程与应用电子技术系

来源：

电网技术 | 2006年 / 13期

关键词：

全数字锁相环; 动态参数调节; 同步; 数字逻辑电路;

D O I：

10.13335/j.1000-3673.pst.2006.13.015

中图分类号：

TN791 [];

学科分类号：

摘要：

设计出一种新型全数字锁相环(enhancedphase-lockloop,EPLL)的逻辑电路。该电路基于轨迹跟踪原理实现与交流基波成分的同步,其锁相速度快,精度高。同时,为兼顾锁相速度和稳定性的设计要求,提出调节EPLL动态参数的新方法,获得具有优化结构的全数字锁相逻辑电路。锁相跟踪实验验证了该锁相环技术的性能,证实了其在提取和分析谐波方面的有效性。

引用

页码：81 / 84

页数：4

共 9 条

[1]

自采样比例积分控制全数字锁相环的性能分析和实现 [J].