FPGA动态重构技术在算术逻辑单元中的应用

被引：7

作者：

尚丽娜 ^{[1
]}

徐新民 ^{[2
]}

机构：

[1] 浙江大学城市学院

[2] 浙江大学信息学院

来源：

电子器件 | 2007年 / 03期

关键词：

FPGA; 部分重构; 动态重构; ALU; 总线宏;

D O I：

暂无

中图分类号：

TN791 [];

学科分类号：

080902 ;

摘要：

基于Virtex2-Pro ML310开发环境,使用基于模块(Module-based)的部分动态可重构方式,实现了动态重构技术在算术逻辑单元中的运用.实验数据结果表明使用普通方法需要下载的文件大小是使用部分动态重构方法的5.82倍,部分动态重构以较小容量的硬件资源,实现了较大的时序系统整体功能,减小了算术逻辑单元的面积,增加了电路的下载速度并且提高了硬件利用率.

引用

页码：1091 / 1094

页数：4