基于Scilab的数字电路设计工具设计

被引：1

作者：

张冬

何建国

汪西原

康彩

机构：

[1] 宁夏大学物理电气信息学院

来源：

关键词：

VHDL; EDA; SCILAB/SCICOS; 软硬件联合设计;

D O I：

暂无

中图分类号：

TN79 [数字电路];

学科分类号：

080902 ;

摘要：

设计和开发了一种基于Scilab的数字电路设计工具,该系统利用Scilab的SCICOS引擎,可以完成数字电路模型的建模、仿真直至VHDL代码生成。给出了系统在Scilab环境中二次开发编程的设计和实现过程。最后给出了一个利用该系统设计和验证数字电路的应用实例。

引用

页码：287 / 289

页数：3

共 4 条

[1] 片上系统设计中的事务级建模方法 [J].

石晓郁 .

[2] SOC测试访问机制 [J].

王红 ;

邢建辉 ;

杨士元 .

[3] IC设计中的VHDL语言应用研究 [J].

冯江 ;

王晓燕 ;

谢旭红 ;

卢宏 .

[4] 一种新的硬件设计方法——结构化ASIC技术 [J].

王国章 ;

刘战 ;

须自明 ;

于宗光 .