基于现场可编程门阵列的高斯滤波算法优化实现

被引：5

作者：

陈超 ^{[1
]}

罗小华 ^{[1
]}

陈淑群 ^{[1
]}

俞国军 ^{[2
]}

机构：

[1] 浙江大学电气工程学院

[2] 展讯科技(杭州)有限公司

来源：

浙江大学学报(工学版) | 2017年 / 51卷 / 05期

关键词：

高斯滤波器; 保留进位加法器; 基于MUX的4-2压缩器; 加数压缩的树型结构; 全加器;

D O I：

暂无

中图分类号：

TN713 [滤波技术、滤波器]; TP391.41 [];

学科分类号：

080902 ; 080203 ;

摘要：

针对传统高斯滤波算法硬件设计方法中关键路径较长、逻辑延时较大的问题,提出加数压缩的硬件优化实现方法.在高斯滤波算法优化实现过程中,采用移位操作来实现乘法与除法计算,避免使用乘法器与除法器.并引入保留进位加法器(CSA)、基于多路选择器(MUX)的4-2压缩器、加数压缩的树型结构,对9个加数进行3个层次的压缩.经过优化后,只需1个全加器便可得求和结果.结果表明,经过加数压缩设计可以达到缩短关键路径、减少逻辑延时的目标,使逻辑延时缩小32.48%,同时还极大节省所需加法器宏单元数,为后续图像处理模块提供更大的设计自由度.

引用

页码：969 / 975

页数：7

共 6 条

[1] 改进中值滤波方法的图像预处理技术 [J].

王红君 ;

施楠 ;

赵辉 ;

岳有军 .

计算机系统应用, 2015, 24 (05) :237-240

[2] 基于FPGA的图像处理系统 [J].

杨帆 ;

张皓 ;

马新文 ;

姜勇 .

华中科技大学学报(自然科学版), 2015, 43 (02) :119-123

[3] 32×32高速乘法器的设计与实现 [J].

李军强 ;

李东生 ;

李奕磊 ;

周志增 .

微电子学与计算机, 2009, 26 (12) :23-26+30

[4] 一种改进的Wallace树型乘法器的设计 [J].

赵忠民 ;

林正浩 .

电子设计应用, 2006, (08) :113-116+10

[5]

Development of FPGA-based digital signal processing system for radiation spectroscopy[J] . Pil Soo Lee,Chun Sik Lee,Ju Hahn Lee. Radiation Measurements . 2012

[6]

Design and evaluation of a hardware/software FPGA-based system for fast image processing[J] . J.A. Kalomiros,J. Lygouras. Microprocessors and Microsystems . 2007 (2)

← 1 →